A AMD patenteia um design de CPU x86 que dá o salto para a computação híbrida (big.LITTLE)

A AMD patenteia um design de CPU x86 que dá o salto para a computação híbrida (big.LITTLE)

BRAÇO está forçando Intel e AMD para fazer mudanças drásticas em sua arquitetura, e ambas as empresas farão o mesmo movimento, imite o design big.LITTLE (dar o salto para a computação híbrida) de processadores ARM, ou de uma maneira muito mais simples e rápida de entender: combinar no mesmo silício núcleos de alto desempenho com núcleos de baixo consumo de energia enérgico.

No caso da Intel já é oficial, e esse design de silício vai chegar com as CPUs Lago Alder sob o nome de Tecnologia Intel Hybrid, e no caso da AMD é confirmado depois de saber que a empresa depositou uma patente para uma técnica “acelerando a transferência de threads entre núcleos de alto desempenho e núcleos menores de baixo desempenho em uma arquitetura de computação híbrida muito pequena

Tal como acontece com todos os pedidos de patente, isso não garante que a AMD trará um dispositivo de computação híbrida para o mercado, mas certamente mostra que a empresa está ocupada pesquisando arquiteturas híbridas e parece que será o próximo caminho para a arquitetura x86. Assistindo como a Intel já apostou tudo neste design, A AMD é obrigada a projetar algo que neutralizam este movimento.

Design AMD grande.LITTLE x86 719x600 0

A patente descreve uma nova implementação de um subconjunto de instruções para a operação de núcleos de baixa potência junto com outro subconjunto de instruções a serem executadas nos núcleos maiores para melhor desempenho. Na prática, grandes núcleos funcionariam cargas de trabalho pesadas e sensíveis ao desempenho, enquanto núcleos menores funcionariam tarefas leves (navegação na web, Netflix, etc). Quando um núcleo não está ocupado, poderia desligar, melhorando ainda mais o consumo de energia. Em um desktop não faz muito sentido, mas em um laptop É um avanço.

O método descrito na patente da AMD parece permitir que o processador classifique de forma independente que tipo de thread deve ser executado em cada cluster com base nas instruções suportadas pelos núcleos que ele contém. Os threads também podem se mover entre os núcleos, dependendo do uso. Por exemplo, se o núcleo grande for subutilizado, o processador mudará o thread para o núcleo pequeno (desde que suporte as instruções). Se o kernel pequeno for usado em excesso, a thread será movida para o kernel maior (que terá acesso a um número maior de instruções).

A patente também explica um exemplo em que os grupos principais podem ser CPU, GPU ou DSP, o que significa que existe uma gama estonteante de combinações possíveis. Enquanto a Intel emprega um design de embalagem 3D Forevos com o Lago Alder, no caso da AMD, seria na forma de um ótimo dado usando seu popular design MCM lançado com o Ryzen e que seria usado nos gráficos RDNA4, podendo assim combinar vários die no mesmo silício. Por outro lado, é indicado que a patente está em fase de ajuste, então pode haver mudanças.

via: @ Undeforx3